_ConchNest🐚

Twin-8T CIM Macro文章名：A Twin-8T SRAM Computation-in-Memory Unit-Macro for Multibit CNN-Based AI Edge Processors 这篇文章设计了一个基于电流的CIM Macro。提出了Twin-8T架构支持多比特输入(1，2，4)位。这些多bit的输入会被DAC转化为WL上不同的电平：VDDWL。而不同的VDDWL电平会在BL与BLB上产生不同的电流，这种架构面临的挑战是：当bit-level过多之后，bltline上的signal margin会降低。 上图(a)是一个典型的基于电流的CIM架构，在预充电阶段，BL会被充电到一个固定的电压，每个SRAM cell输出的电流分成多个权重位。多个权重位的累加可能导致单个cell的贡献信号更小，当更多的电流组合存在之后，相邻结果之间的差距（$ \Delta LSB $）就会变小。另外，bitline上的电压必须高于一个write-margin (WM) 的电压值，以防止过低的BL电压改写cell中已经存好的值 (write disturb)。 这个 ...

开关电容的charge injection与clock feedthrough当MOSFET关断后，沟道中的电荷会注入到MOSFET的source端。若source端连接着采样电容，那么该电容的采样电压便会不准确。这个误差被称为charge injection。另外在MOSFET 中，栅极金属和源极扩散区之间在栅氧化层之上的重叠区域形成的寄生电容（gate-source overlap capacitance）。这个寄生电容会和采样电容产生coupling，同样会造成采样电压的不准确，这个误差被称为clock feedthrough。 以sample-and-hold电路为例，当M1关断后，charge injection与clock feedthrough将会对hold Capacitor造成误差。 参考：J. Yu, ”CHARGE INJECTION AND CLOCK FEEDTHROUGH“

对定制CIM macro的建模分析

Digital-Bridge工程小结自今年3月底，我全程高强度参与了 EPFL 脑机接口（Brain-Computer Interface, BCI）芯片的设计与开发工作。如今，项目已顺利收官。这是迄今为止我所参与过规模最大、复杂度最高的一次芯片流片任务，过程中经历了诸多挑战与反复。借此机会，我将这段宝贵的经验做一次系统性总结，以便今后进行自我复盘。 首先贴出该芯片的一些spec: 芯片面积为 $3.1\times3.2 mm^2$，其中数字部分占 $1.2\times3.2 mm^2$ ，包含定制的AFE(Analog Front End)，(CIM)Compute-In-Memory模块以及台积电提供的Low power low leakage SRAM单元。 数字部分采用Digital-as-a-top流程进行设计，将各个CIM模块建模为包含时序信息的reference model，然后与其他模块进行联合仿真。 片上包含一个End-to-end的神经网络，用于脑皮层电图（ECoG）信号的分析。 加入了用于可测性的Scan chain，可以对神经网络的每一层单独进行调试。 参数 ...

多电压域设计中power stripe与power rail延长线的设置选中FFT电压域，在Stripe boundry上面选择Each selected block/domain/fence，便可以对该电压域打上power stripe。 如果不做任何处理，由下图可见，图中的红色区域为FFT电压域，该电压域的power stripe本应延长到block ring上，但它们截止在了电压域的边界。 可以在Add Stripes中选择Mode，并选择Extend to closest target，重新添加Stripes，即可解决这个问题。

VCS+Verdi仿真流程vcs -v asic.v 在RTL中引用了一些module，如果从当前目录中找不到，就在asic.v中找。 vcs -y /usr/ 让vcs在目录中找module。在RTL中注明具体module的位置：uselib directory = /usr/。在编译时，同时碰到-y和uselib，以uselib为主。 vcs +libext+.vh+.v 在-y注明的文件夹中搜索.vh文件和.v作为module的来源。 vcs +incdir+”.”，在RTL中写了`include的话，用该选项指明路径。“-incdir”用在库文件中，用来声明逻辑库。比如在Designware的仿真文件中，存在下面的语句1`include "DW_div_function.inc"在VCS makefile中加入以下语句：12VCS_OPTS += +incdir+/softs/synopsys/dc/2022.03/dw/sim_verVCS_OPTS += -y /softs/synopsys/dc/2022.03/dw/sim_ver +libext+. ...