SRAM verilog behavior model写法
以https://github.com/arktur04/SRAM提供的SRAM行为模型为例。下图展示了它的仿真结果。
该SRAM不涉及时钟
其端口定义如下图所示
本博客所有文章除特别声明外，均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来自 _ConchNest🐚！
以https://github.com/arktur04/SRAM提供的SRAM行为模型为例。下图展示了它的仿真结果。
该SRAM不涉及时钟
其端口定义如下图所示